美商柏士半導體今日正式宣佈開始供應全球最大的精密型可編程邏輯裝置（complex programmable logic devices，CPLD）Delta39K200，內含20萬個邏輯閘（gate）、3,072個巨集晶胞（macrocell）、以及480 Kb的嵌入式通訊記憶體，比前一款Cypress所推出的Delta39K100 CPLD解決方案，提供整整高出兩倍的邏輯與記憶體容量。
Delta39K系列同時為業界第一款內建高效能通訊記憶體的CPLD，共有七種不同的元件密度設計，涵蓋範圍由30,000至350,000個邏輯閘不等，可提供比任何一款可編程閘陣列（FPGA）更多的記憶體容量。
Delta39K架構包含邏輯區塊叢集（logic block cluster，LBC），含八組16個共128個巨集晶胞的巨集晶胞邏輯區塊，透過Programmable Interconnect Matrix（PIM ）進行相互串連。每組LBC內建16 Kbits的單埠SRAM叢集記憶體，可調整為同步模式、非同步模式或x1、x2、x4、或x8等各種組態，並能與其它叢集記憶體區塊相互串聯，建置更廣泛與多樣化的記憶體功能。
除了內建叢集記憶體區塊之外，每組LBC也與4 Kbit容量大小的附屬通道記憶體區塊（channel memory block）相連結，並採用Cypress的真實雙埠單元（true-dual-ported cell）技術，以提供雙埠與FIFO記憶體最佳化的完全獨立寫入與讀出區塊功能，更內建FIFO控制功能與雙埠調節邏輯（dual-port arbitration logic），以建置各種極快速與功能強大的特殊記憶體功能。
Delta39K提供可高達200MHz的FIFO效能速度表現，而如叢集記憶體的連結通道記憶體，可支援x1、x2、x4或x8等不同的規格，更能擴充寬度與深度方面的不同設計。
Delta39K系列的CPLD元件可支援Cypress的Warp Release 6.1套裝設計工具，其中Delta39K200元件目前已開始供應樣本，預計於2001年9月量產。
