美商智霖公司 (Xilinx)推出配備有全數位型核心的CPLD解決方案--CoolRunner -II RealDigital CPLD。其系列架構的密度從32至512個巨集電路元，可達到300MHz的效能，針腳間的延遲為3.5奈秒（ns），待機電流低於100 micro amp。
Xilinx總裁暨執行長Wim Roelandts表示，CoolRunner-II CPLD實現我們在單一元件中提供前所未有效能與超低耗電的目標。不但能滿足現今網路、電信、以及可攜式系統設計業者持續成長的需求，同時也為可編程元件提供及時上市的優勢，及較低的價格。
Xilinx表示CoolRunner-II 第二代Fast Zero Power (FZP) 開發技術創造一項新等級的CPLD方案，運用0.18微米製程與1.8V核心電壓，使用FZP全數位核心，具可擴充性、支援未來持續縮小的晶片規格與成本、提高元件密度與效能、以及降低耗電率等優勢。
掌上型運算裝置領導供應商HandEra公司硬體研發部副總裁Doug DeVries表示，至今，CPLD供應商仍必須犧牲低耗電的特性方能達到高效能。CoolRunner-II將成為市場上第一套兼顧兩大優勢且具價格競爭力的產品。
CoolRunner-II 系列方案包括支援各種不同應用環境的封裝方案。設計人員可選擇不同規格的晶片封裝，Xilinx並提供免費版ISE WebPACK 與WebFITTER網際網路型設計軟體以及4.1i版的整合軟體環境(ISE)系列軟體工具等支援。
Xilinx表示，最初投產的XC2C64 (64組巨集電路元)裝置現已開始供貨，其餘五種密度規格的裝置預計將於隨後兩季陸續推出。
